A2A.
No creo que haya sido solo prueba y error.
Aunque la pregunta es sobre JK Flip Flops (f / f) en particular, daré una breve idea sobre la intuición detrás del desarrollo de Flip Flops en general. Sí, se puede decir que el desarrollo de las chanclas implicó un poco de prueba y error junto con álgebra booleana.
La idea de pestillos y f / fs surge de la necesidad de almacenar datos. Ahora, para almacenar la salida producida por un dispositivo eléctrico, es imprescindible que la salida se envíe a la red para retener los datos, ¿verdad? Centrémonos solo en señales digitales solo para la discusión. Ahora, un enfoque intuitivo para producir el efecto anterior es utilizar algún dispositivo que utilice un mecanismo de retroalimentación. La primera intuición fue probablemente el uso de un amplificador de retroalimentación (probablemente, no sé, solo una suposición: P). Pero como se puede ver, cuando la señal de entrada pasa de 0 a 1 y vuelve a 0, el circuito es incapaz de retener el 1.
- ¿Cuál es la forma más fácil de llevar datos desde un dispositivo de campo a la nube?
- Cómo comenzar la preparación de GATE-17
- ¿Cuáles son los contras de la modulación de fase?
- Soy estudiante de primer año de B.Tech ECE en DTU. Quiero ir a estudios superiores después de completar mi licenciatura. ¿Cómo debo prepararme para ello?
- ¿Qué tiene de especial la ingeniería electrónica y de comunicación?
Ahora se pensó en algo de este tipo:
Bueno, no puedo pensar en ninguna puerta que pueda satisfacer esto.
Entonces, se pensó que si fallaba el uso de un solo componente (puerta) como elemento de almacenamiento, ¿por qué no usar 2 puertas para este propósito? Esta idea dio lugar a la siguiente intuición:
Si hay 2 señales digitales X e Y de modo que se complementen entre sí, entonces X = Y ‘e Y = X’. Por lo tanto, una señal se puede utilizar para mantener la otra señal. Esta idea se utilizó para el concepto básico de un pestillo, cuyo diagrama de circuito es el siguiente:
El circuito anterior es capaz de mantener una señal digital de 1 bit. El pestillo SR y el flip flop SR se desarrollaron utilizando el mismo concepto.
Ahora, llegando a JK Flip Flops:
Los flip flops JK se desarrollaron por dos razones: a) para superar las deficiencias del flip flop SR (la condición S = 1 R = 1 que proporciona una salida indeterminada) b) La mayoría de los sistemas digitales tienen un reloj, y es deseable circuitos digitales que están sincronizados con el reloj del sistema. Por ejemplo, diga un contador o un registro de desplazamiento.
Ahora, para esto, el flip flop JK se diseñó de tal manera que proporciona una salida predecible para la entrada J = 1 K = 1, y también alterna con cada ciclo de reloj para alguna combinación de entrada. Entonces, la combinación de entrada J = 1, K = 1 fue dirigida para producir el efecto de alternancia, ya que los otros tienen sus propias funciones.
Analicemos la situación usando álgebra booleana. Mantenemos inalterada la parte básica del cierre SR del flip flop. Para variar, reemplazamos las compuertas NAND de 2 entradas en S y R por compuertas NAND de 3 entradas y les agregamos una entrada adicional (A a la S y B a la R). Entonces tenemos 4 casos:
CASO 1: SET (S = 1 R = 0) Set trigger enviado en S.
Debemos tener Q = 1 y Q ‘= 0 para este caso.
((1.A.1) ‘. Q’) ‘= 1
=> A + Q = 1 => A = 1 o A = Q ‘
Además ((0.B.1) ‘Q)’ = 0 => Q ‘= 0 que es estable para Q = 1 Q’ = 0.
CASO 2: RESET (S = 0 R = 1) Reset trigger enviado en R
Debemos tener Q = 0 y Q ‘= 1 para este caso.
((1.B.1) ‘Q)’ = 1
=> B + Q ‘= 1 => B = 1 o B = Q
Además ((0.A.1) ‘Q’) ‘= 0 => Q = 0 que es estable para Q = 0 Q’ = 1.
CASO 3: SIN CAMBIO (S = 0 R = 0)
((0.A.1) ‘Q’) ‘= Q
=> Q ” = Q que es cierto para cualquier A.
De nuevo ((0.B.1) ‘Q)’ = Q ‘=> Q’ = Q ‘, lo cual es cierto para cualquier B.
Entonces, de los tres casos anteriores tenemos A = 1 o A = Q ‘y B = 1 o B = Q para la operación básica del flip flop. Ahora llegamos al caso de alternar:
CASO 4: TOGGLE (S = 1 R = 1)
Debemos tener Q (t + 1) = Q (t) ‘y Q (t + 1)’ = Q (t) para este caso.
Digamos que tenemos el flip flop establecido, entonces Q (t) = 1 Q ‘(t) = 0. Para alternar f / f en el siguiente borde activo, se debe enviar un disparador de reinicio en R. Entonces, ahora ((1.B.1) ‘Q (t))’ = Q (t)
=> B + Q (t) ‘= Q (t) => B + 0 = 1 => B = 1 = Q (t). que restablece la f / f.
Digamos que tenemos el reinicio del flip flop, entonces Q (t) = 0 Q ‘(t) = 1. Para alternar f / f en el siguiente borde activo, se debe enviar un activador establecido en S. Entonces, ahora ((1.A.1) ‘Q (t)’) ‘= Q’ (t)
=> A + Q (t) = Q (t) ‘=> A + 0 = 1 => A = 1 = Q’ (t). eso establece la f / f.
Ahora, ninguno de A y B puede ser siempre 1, si cuando se establece f / f y A = 1 entonces o si se restablece f / f y B = 1, entonces la salida no se alternará. Entonces, de los cuatro casos mencionados anteriormente, la única posibilidad es
A = Q (t) ‘y B = Q (t).
Entonces, eso completa el circuito del JK f / f:
PD: Esta es en parte mi percepción de su diseño. Se aceptarán con gusto sugerencias para cambios o mejoras.