Elija uno de los siguientes proyectos y busque los documentos sobre el tema relacionado.
Una investigación exhaustiva sobre cualquiera de los siguientes temas le brinda un buen conocimiento del diseño de sistemas digitales.
Avanza y simula, sintetiza, implementa en FPGA.
1 Una nueva arquitectura VLSI de multiplicador-acumulador paralelo basado en Radix-2
Algoritmo de cabina modificado.
2 Una arquitectura eficiente para la transformación de wavelet discreta en 3-D.
3 El diseño de la base del filtro FIR en algoritmo DA mejorado y su FPGA
Implementación.
4 Diseño de bus en chip con interfaz OCP.
5 Diseño de un esquema de arbitraje automotivado para la multicapa AHB Busmatrix.
6 Baja complejidad y cómputo rápido para MDCT e IMDCT recursiva
Algoritmos
7 Una robusta arquitectura UART basada en un filtro de suma de ejecución recursiva para mejorar
Rendimiento de ruido
8 Implementación de núcleo de cifrado / descifrador de un solo chip utilizando algoritham AES
9 Implementación de IEEE 802.11 un procesador de banda base WLAN
10 Diseño de analizador de espectro simple
11 Una ALU de sistema de números logarítmicos real / complejo de doble propósito
12 Una arquitectura eficiente para la transformación de wavelet discreta basada en elevación 2D.
13 Multiplicadores Baugh-Wooley de ancho fijo, reconfigurables y de bajo consumo de energía
14 Una técnica de supresión de energía espuria para aplicaciones multimedia / DSP
15 Diseño de cifrado y descifrado AES (Advanced Encryption Standard)
Algoritmo con longitud de clave de 128 bits
16 Circuito de búsqueda basado en DDR3 para procesamiento de red de alto rendimiento.
17 Aceleración de multiplicación a través de precisión doble
18 CPU RISC de 32 bits basada en MIPS
19 Implementación de hardware de alta velocidad de 1D DCT / IDCT
20 Implementación eficiente de FPGA de convolución
21 Arquitectura VLSI de alta velocidad para el Registro de desplazamiento de retroalimentación lineal general (LFSR)
Estructuras
22 Implementación de una marca de agua visible en una cámara digital fija segura utilizando
Diseño VLSI
23 Implementación de bloques FFT / IFFT para OFDM
24 Diseño y síntesis de CAM de alta velocidad con Xilinx Spartan3E.
25 Incrustado un AES de área baja de 32 bits para la aplicación de cifrado y descifrado de imágenes
26 Implementación de una marca de agua visible en una cámara digital fija segura utilizando
Diseño VLSI
27 Diseño e implementación de un procesador RISC de 64 bits usando VHDL
28 Diseño e implementación del protocolo de transmisión MAC de Wi-Fi usando VHDL
29 Arquitectura paralela de alta velocidad para convolución cíclica basada en FNT
30 Algoritmo paralelo en paralelo para el cálculo de la TCMD y la IMDCT
31 Diseño integrado del cifrado AES (Advanced Encryption Standard) y
Descifrador
32 Algoritmo de decodificación Huffman eficiente en memoria
33 Minimización de las actividades de conmutación de productos parciales para diseñar multiplicadores de baja potencia
34 Una nueva arquitectura de alta velocidad para el decodificador Reed-Solomon
35 Diseño e implementación de arquitectura eficiente de matriz sistólica para DWT
(Transformación discreta de wavelets)
36 Diseño e implementación de Ethernet 10/100 Mbps (Mega bits por segundo)
Switch para aplicaciones de red (Verilog)
37 Diseño e implementación de la interfaz de macro celda de transceptor USB 2.0 (UTMI)
38 Métodos de verificación de diseño avanzado utilizando la modificación del código VHDL
39 Diseño e implementación del filtro Bloom con Xilinx ISE
40 Una arquitectura aritmética distribuida reutilizable para el filtrado FIR
41 Usos efectivos de FPGAs para Brute-ForceAttack en cifrados RC4 UTILIZANDO VHDL
42 Diseño y síntesis de aceleradores de hardware SHA rentables basados en vhdl
43 AMBA AHB Bus Protocol Checker con mecanismo de depuración eficiente
44 Computación asíncrona en lógica de transistor de paso basada en amplificador de detección
45 Implementación FPGA del Algoritmo de cifrado minúsculo extendido (XTEA) para
Penetrante
46 Sumador de 64 bits basado en CVNS de baja potencia de señal mixta para procesamiento de señal de medios
47 Implementación de un controlador UART multicanal basado en la técnica FIFO
y FPGA
48 IMPLEMENTACIÓN DE UN MÓDULO FFT / IFFT SOBRE FPGA: COMPARACIÓN DE METODOLOGÍAS.
49 Un diseño de unidad funcional multimedia versátil utilizando el poder espurio
Técnica de supresión (Verilog)
50 Diseño e implementación del procesador digital de banda base de baja potencia para RFID
51 Diseño e implementación de marca de agua reversible para el estándar JPEG2000
52 Implementación de FPGA de la Transformada de Onda Discreta 3D para Imágenes Médicas en Tiempo Real
53 Diseño e implementación de SDRAM DDR de alta velocidad (velocidad de datos dual
Controlador RAM dinámico sincrónicamente (VHDL)
54 Diseño e implementación de DWT / IDWT sin pérdida para imágenes médicas
55 Multiplicador de números complejos de alto rendimiento utilizando el algoritmo de Booth-Wallace
56 Implementación de CRC paralela de alta velocidad basada en el despliegue, canalización y
Retiming
57 UNA ARQUITECTURA VLSI FFT DE ALTO RENDIMIENTO
58 Diseño de un puente de bus entre OCP y el protocolo AHB (VHDL)
59 Diseño del transmisor Gigabit Ethernet MAC (control de acceso medio)
60 Diseño de un bloque de IP de protocolo de bus de alto rendimiento avanzado (AHB) AMBA
61 Diseño del estándar de cifrado de datos (DES)
62 Diseño de filtro FIR aritmético distribuido
63 Diseño del transmisor receptor asíncrono universal (UART)
64 Diseño del estándar de cifrado de datos triple (DES)
65 Diseño del algoritmo Radix-4 FFT (transformación rápida de Fourier) de 16 puntos
66 Diseño de controlador de elevador dual
67 Diseño de un controlador de cajero automático (cajero automático)
68 Diseño del procesador Pico de 8 bits.
69 Diseño del estándar de compresión de imagen JPEG
70 Diseño del receptor digital de FM usando PLL (Phase Locked Loop)
71 Diseño de QPSK de 16 bits (codificación de desplazamiento de fase en cuadratura)
72 Diseño del modulador QAM (modulación de amplitud en cuadratura) de 16 bits
73 Diseño del algoritmo de cifrado AES (Advanced Encryption Standard) con longitud de clave de 128 bits
74 Diseño del controlador del sistema RS-232
75 Diseño de multiplicador de punto flotante utilizando el estándar IEEE-754
76 Diseño del generador CRC (comprobación de redundancia cíclica)
77 Diseño e implementación del transmisor OFDM
78 Diseño de microcontrolador de 8 bits
79 Diseño y síntesis de ALU, Verificación usando Verificación de diseño avanzada
Técnica
80 Síntesis de diseño y verificación de un receptor FM digital simple con FPGA Xilinx
81 Diseño, simulación y síntesis de la CPU 8086 utilizando Xilinx FPGA
82 Diseño y verificación del bus PCI-Express
83 Diseño de simulación y síntesis UART utilizando Xilinx FPGA
84 Diseño y verificación del codificador y decodificador Hamming de 8 bits.
85 Diseño y verificación de algoritmos modificados de síntesis de cabinas utilizando Xilinx ISE
86 5x4Gbps 0.35 Micron CMOS CRC Generator diseñado con celdas estándar
87 Diseño y verificación de la MEMORIA DE COHERENCIA DE CACHE.
88 Diseño y síntesis de MICRO UART usando Xilinx spartan3E
89 IMPLEMENTACIÓN DE ETHERNET TRIMODE MAC
90 Síntesis de diseño y verificación de PCI EXPRESS utilizando Xilinx FPGA
91 Diseño y verificación de FILTRO ADAPTATIVO
92 Diseño y síntesis de FRECUENCIA DIGITAL INSTANTÁNEA
PROCESADOR DE MEDICION
93 Decodificador Viterbi de intercambio de registro de baja potencia para aplicaciones inalámbricas
94 PPI – Interfaz periférica programable
95 Triple –DES Cifrado y descifrado núcleo utilizando
96 Diseño y verificación del controlador de banda base Bluetooth.
97 Implementación de sincronizador de trama usando verilog
98 Diseño y síntesis de FRECUENCIA INSTANTÁNEA DIGITAL
PROCESADOR DE MEDICION
99 Diseño y verificación de “MEJORA DEL DISEÑO MULTIPLICADOR AL USAR
ÁRBOL DE COMPRESIÓN DE COLUMNA MEJORADO Y FINAL OPTIMIZADO
ADDER EN TECNOLOGÍA CMOS
Núcleo de punto flotante de precisión doble 100
