La salida de un flip-flop SR (“set-reset”) no está definida cuando ambas entradas son altas en el pulso del reloj. Esto generalmente no es deseable y es probablemente el “inconveniente” que está buscando.
Por el contrario, la salida del JK (“j” y “k” eran nombres arbitrarios para las entradas elegidas por el diseñador original y no significan nada) se define flip-flop. La salida se invierte en el pulso del reloj.
Por cierto, “flip-flop SR” podría significar cosas diferentes. El significado que tengo en mente arriba es un dispositivo con reloj, que no cambiará su salida hasta el siguiente pulso de reloj. Algunas personas también podrían hablar sobre un circuito SR combinacional (desbloqueado), lo que yo llamaría “bloqueo SR”, en el contexto de chanclas.
- ¿Por qué es el mismo potencial en todos los extremos para el condensador conectado en paralelo entre sí? ¿Explicar teóricamente?
- ¿Por qué las grandes centrales eléctricas tienen bancos de condensadores conectados en estrella, mientras que el banco de condensadores para el generador de inducción es delta? ¿Qué determina realmente la conexión de un banco de condensadores?
- ¿Existe alguna posibilidad de encontrar cargas magnéticas gratuitas como cargas eléctricas en el futuro?
- ¿Cuál de estos es mejor: filtros Chebyshev o filtros Butterworth?
- ¿Por qué mi cargador DC / DC no puede cargar mi Dell XPS 18? ¿Cómo puedo arreglarlo?