En la memoria NAND, ¿por qué hay un límite en los tiempos en que podemos escribir parcialmente en una página?

Answer 1

He trabajado durante algún tiempo en SLC NAND y algunos puntos que me vienen a la mente son:

Las hojas de datos NAND de Samsung, Toshiba y Micron limitan el número de veces que una página puede programarse parcialmente (generalmente a 4), esta puede ser una decisión de diseño de circuito que podría haber ayudado en alguna optimización con costo / velocidad / confiabilidad, etc. La razón exacta solo los diseñadores de conjuntos de chips NAND podrían dar

Observé que si lo intentamos, podríamos programar parcialmente las páginas por más de las 4 veces mencionadas, ¡pero la fiabilidad es una pregunta aquí! Cuatro ciclos de programación parcial es un buen número, si su software está haciendo escrituras parciales frecuentes, entonces afectará el rendimiento.

No conozco ningún concepto llamado “perturbación de escritura”, se sabe que las perturbaciones de lectura causan cambios de bits y un número excesivo de ciclos de borrado de bloques puede dar como resultado bloques defectuosos.

El protocolo de lectura de página NAND siempre buscará los datos de las celdas en un búfer interno de RAM del chip NAND desde donde se pueden muestrear los datos a través de cualquier interfaz de múltiples pines. No he encontrado ningún mecanismo de lectura que permita la lectura parcial de páginas NAND físicas, definitivamente podemos hacer lecturas parciales aleatorias en una página después de que se extrae de las celdas NAND en este búfer de chip NAND interno, pero luego se puede ejecutar un número ilimitado de veces.

Answer 2

Toda la memoria de compuerta flotante (de EPROM a Flash) tiene límites de “resistencia” (límites a los ciclos de escritura y borrado de números que se pueden realizar antes de que la celda de memoria deje de funcionar). En realidad, todas las memorias no volátiles tienen límites de resistencia de algún tipo.

El número exacto de ciclos es estocástico, al igual que las celdas específicas en una matriz, por lo que no puede predecir ciclos exactos, sino solo la probabilidad estadística de falla para un número determinado de ciclos.

Existen límites de resistencia para NAND y NOR flash, aunque el ciclo de escritura de NAND es algo menos dañino, por lo que puede obtener 2 órdenes de magnitud más o menos más vida de ciclo.

La forma simplista de entenderlo es que para programar la puerta flotante con carga para almacenar un 0 o 1, debe conducir la corriente a través de la puerta aislante. Como aislante, la corriente conductora no es normal y causa daños cada vez que lo hace. Por lo tanto, durante un gran número de ciclos, acumulas daños que eventualmente se vuelven demasiado para mantener la función normal, lo que también se conoce como falla del dispositivo.

La perturbación del programa podría empeorar por la resistencia simplemente porque tiene una celda más débil que se programa o borra más fácilmente con un voltaje de puerta más bajo.