Para los MOSFET, la potencia estática deriva de la longitud del canal del transistor, así como del nivel de dopaje y el grosor de la puerta.
La longitud del canal del transistor dependerá del tamaño mínimo de la característica (45 nm, 28 nm, etc.). El nivel de dopaje y el grosor de la puerta variarán con los diferentes procesos (LP, G, HP, etc.).
El aumento de los niveles de dopaje permite una mayor corriente activa para transiciones más rápidas, pero causa una mayor fuga. Lo mismo se aplica al grosor de la puerta. Estos también aumentan la potencia dinámica también.
En el diseño lógico, la potencia dinámica aumenta cada vez que la lógica cambia de 1 a 0 o de 0 a 1. Para evitar esto, los grandes grupos de lógica a menudo se activan (las entradas AND se habilitan) si no se utiliza la función en particular. Un ejemplo de esto es en el caso de un ALU de microprocesador con muchos subtipos de funciones dedicadas. Si se realiza una operación ADD, no se utilizan las rutas lógicas para lógicos (AND, OR, etc.), multiplicaciones, cambios, etc. Si el subcapítulo ADD comparte sus entradas con los demás, puede reducir el consumo dinámico de energía para bloquear las entradas a esos subpipes si se produce un ADD.
- En términos digitales, ancho de banda significa “bits por segundo”. En términos analógicos, ancho de banda significa un rango dado de frecuencias. ¿Cuál es la relación entre los dos?
- ¿Por qué alguien debería / debería unirse a la IEEE Computer Society?
- ¿Cómo equilibra los transformadores trifásicos en una red de distribución y cómo varía la eficiencia con los transformadores balanceados y no balanceados?
- En la gestión de la red eléctrica, ¿por qué la frecuencia cae si la carga es mayor que la generación y viceversa?
- ¿Qué sensores de imagen de microondas compactos están disponibles?
La potencia estática es principalmente una función de ambas áreas (cuántos transistores necesitan para mantener su estado), así como del diseño del circuito. Por ejemplo, para crear la red pull-up de una puerta NAND generalmente se requieren dos P-FET en paralelo (cualquiera de las entradas con lógica 0 activará los transistores y conducirá a VDD). Esta configuración en paralelo aumenta la potencia estática del circuito, ya que la resistencia efectiva de los dos transistores paralelos en su estado “apagado” es 1 / (1 / R1 + 1 / R2) de la resistencia de un transistor.