¿Cuál es el papel de un registro de aproximación sucesivo en un convertidor analógico a digital? ¿Por qué este registro se llama el corazón del convertidor?

Answer 1

El diagrama de bloques simplificado de un ADC SAR de N bits se muestra en la siguiente figura.

Mientras que el ADC de rampa realiza una búsqueda exhaustiva de todos los valores del rango de entrada, el ADC de SAR realiza una búsqueda binaria. Por esta razón, a una paridad de resolución, un ADC SAR es mucho más rápido que un ADC en rampa.

Los resultados intermedios de la búsqueda se mantienen en un registro. Representan estimaciones digitales de la entrada analógica. En cada iteración, la estimación mejora. El DAC convierte el contenido del registro a analógico. El comparador compara la entrada ADC con la salida DAC y proporciona el resultado a la lógica.

Como la búsqueda es binaria, el algoritmo modifica solo un bit del registro para cada iteración. Normalmente, un ADC SAR de N bits requiere N iteraciones y, por lo tanto, N ciclos de reloj para calcular la salida digital.

Al principio, el ADC SAR compara la entrada analógica con el valor medio del rango de entrada. Según el resultado, la nueva búsqueda se realiza en la mitad superior o inferior del rango de entrada. Si se selecciona la mitad inferior, la entrada analógica se compara con 1/4 del rango de entrada; de lo contrario, la entrada analógica se compara con 3/4 del rango de entrada. En cada iteración, el rango de búsqueda se reduce a la mitad.

Por ejemplo, consideremos un ADC SAR de 4 bits con un rango de entrada de 0 a 1 V y supongamos que la entrada analógica es 0.7 V.

El valor medio del rango de entrada es 0.5 V. En la primera iteración, la entrada analógica 0.7 V se compara con 0.5 V. Dado que 0.7 es mayor que 0.5, la nueva búsqueda debe realizarse en la mitad superior del rango de entrada. El valor utilizado en la segunda iteración es 0.750 V (0.5 + 0.5 1/2). Como 0.7 es menor que 0.750, el valor de búsqueda para la tercera iteración es 0.625 V (0.750 – 0.25 1/2). Ahora o.7 V es mayor que 0.625 V, por lo que para la cuarta y última iteración el valor de búsqueda es 0.6875 V (0.625 + 0.125 1/2). 0,6875 V corresponde al número binario 1011, que también es la salida digital del ADC.

La implementación del algoritmo es muy simple.

El propósito de track & hold es asegurarse de que la entrada del comparador [math] V_ {IN} [/ math] no cambie durante la conversión. Este circuito muestrea la entrada analógica a la frecuencia de muestreo [math] \ dfrac {1} {f_s}, [/ math] la rastrea durante un período de tiempo muy pequeño y luego mantiene su valor hasta la próxima conversión.

El DAC convierte a analógico el contenido del registro. El compartimento compara la entrada analógica con la salida DAC.

Según el resultado del comparador, el algoritmo SAR procesa los bits del registro de uno en uno, comenzando por el bit más significativo, un bit por cada ciclo de reloj.

Al comienzo de cada conversión (primera iteración), el registro se borra y el MSB se establece en 1. Esto produce una salida DAC igual a la mitad del rango de entrada (0.5 V en el ejemplo). Si la entrada analógica es más alta que la salida DAC, en la segunda iteración, el MSB no se modifica y el bit al lado se establece en 1; de lo contrario, el MSB se establece en 0 y el bit al lado se establece en 1. El El proceso se repite hasta que se procesen todos los N bits.

Answer 2

Es un contador ascendente / descendente que contiene el valor temporal de la conversión hasta que se complete la conversión. También es un registro de memoria cuyo valor se compara continuamente con el valor de entrada actual, por supuesto, a través del convertidor D a A incorporado. Por lo tanto, este registro siempre está ocupado y activo, respondiendo dinámicamente a las variaciones de entrada. El valor convertido de A a D final está disponible solo desde este registro.