Los convertidores Sigma-Delta aprovechan dos conceptos fundamentales: sobremuestreo y conformación de ruido
[matemáticas] {\ color {azul oscuro} {\ textbf {Sobremuestreo}}} [/ matemáticas]
En los ADC tradicionales (p. Ej. ADC Flash y SAR) muestreados a la velocidad fs, el ruido de cuantificación se distribuye uniformemente sobre la banda 0 a fs / 2. El espectro de ruido es plano.
- ¿Por qué no se proporciona el tercer pin en los cargadores móviles de Samsung? ¿No lo necesitan para la puesta a tierra?
- He estado trabajando en la industria de ROV offshore durante los últimos 9 años haciendo un uso limitado de mi conocimiento en electrónica. ¿Cuál sería la mejor manera de modernizar y mejorar mi conjunto de habilidades para ser un empleado útil para una empresa de electrónica?
- ¿Qué generan las plantas de energía eléctrica, ‘diferencia de voltaje’ o ‘flujo de electrones’?
- ¿Qué es transitorio en los sistemas de energía eléctrica?
- ¿Cuál es la diferencia entre MCB y MCCB? ¿Donde puede ser usado?
Si duplicamos la frecuencia de muestreo, suponiendo que el ADC todavía funciona correctamente, la potencia de ruido de cuantificación permanece igual, pero ahora el ruido se distribuye en dos veces la banda (0 a fs en lugar de 0 a fs / 2). La potencia de ruido en la banda 0 a fs / 2 es la mitad de lo que solía ser con el ADC muestreado en fs. Podemos usar un decimador para rechazar el ruido en la banda fs / 2 a fs y reducir la señal a fs nuevamente.
Si comparamos el ADC muestreado en fs con el ADC muestreado en 2fs seguido de un decimador, podemos ver que la SNR del segundo ADC es 3 dB mejor (suponiendo que el decimador es ideal). En otras palabras, la resolución del segundo ADC es 1/2 bit mejor.
Podemos repetir esta técnica cuadruplicando la frecuencia de muestreo. En este caso, tomamos muestras del ADC a 4 fs y usamos un decimador con un factor de decimación de 4. La mejora de la SNR es de 6 dB, equivalente a 1 bit más de resolución.
Por cada cuadruplicación de la frecuencia de muestreo, la resolución mejora en 1 bit.
Desde el punto de vista práctico, esta técnica no es muy eficiente, porque cada mejora de 1 bit cuesta cuatro veces la frecuencia de muestreo.
[matemáticas] {\ color {azul oscuro} {\ textbf {Formación de ruido}}} [/ matemáticas]
Si aplicamos la técnica de sobremuestreo a un ADC tradicional, solo podemos aprovechar la distribución del ruido de cuantificación en un ancho de banda mayor, pero el ruido todavía está distribuido uniformemente.
¿Qué pasaría si pudiéramos modelar el ruido de cuantización?
Esto es realmente lo que hacen los convertidores Sigma-Delta. Utilizan un circuito de retroalimentación para reducir la cantidad de ruido en la banda de interés y empujan el ruido a frecuencias mucho más altas donde puede ser rechazado por un decimador.
La forma del ruido se puede cambiar cambiando el orden del filtro de bucle H (s). A una paridad de la tasa de muestreo, se pueden usar órdenes más altas para aumentar la SNR sobre la banda de interés o para aumentar la banda de interés.
El gráfico muestra ejemplos de conformación de ruido producidos por [math] 1 ^ {st} [/ math], [math] 2 ^ {nd} [/ math] y [math] 4 ^ {th} [/ math] filtros de bucle de orden para frecuencias de banda de señal.
Además, en los ADC Sigma-Delta con cada duplicación de la frecuencia de sobremuestreo, la SNR calculada en el mismo ancho de banda mejora en 9 dB para un ADC Sigma-Delta de orden [matemático] 1 ^ {st} [/ matemático] y en 15 dB para un [matemática] 2 ^ {nd} [/ matemática] orden Sigma-Delta ADC.