La lógica combinacional no necesita relojes, si no le importa cuánto tiempo lleva.
Si le importa, debe probar que el retraso del peor de los casos a través de la lógica combinacional es menor que el tiempo disponible antes de que se registre la salida.
Es muy común en el diseño de procesadores incluir registros cronometrados en rutas lógicas combinacionales. Esto se llama canalización y permite que el procesador funcione a velocidades de reloj mucho más altas de lo que de otra manera sería posible.
En los viejos tiempos, cuando las computadoras se construían con puertas Jellybean, una buena regla general era que el período del reloj podría ser de aproximadamente 10 retrasos en las puertas. Las rutas combinacionales más largas que eso tuvieron que ser canalizadas.
- Pierdo los estribos al resolver y calcular el circuito de CA, ¿qué debo hacer?
- ¿Fluye una corriente en el neutro?
- Al calcular una corriente de cortocircuito en baterías conectadas en paralelo, ¿calcula la resistencia de la batería en paralelo?
- ¿Qué tipo de rodamientos se utilizan en los motores de inducción?
- En un voltímetro ideal, consideramos que la resistencia es infinita y cero corriente. Entonces, ¿por qué muestra valores distintos de cero para V? (Consulte los detalles).
Además, hay una cosa llamada Earle Latch que es una forma de integrar los registros de la tubería con la lógica combinacional de tal manera que agregar los registros no ralentiza el circuito.
En estos días, cosas como las matrices de multiplicadores son pilas gigantes de lógica combinacional, pero a menudo se necesitan dos ciclos para completar una. Están canalizados y hay un registro en el medio.
También hay una escuela de diseño de lógica asincrónica que no usa relojes, y muchos circuitos de comunicación incluyen información de reloj en los datos.