Supongo que la pregunta se refiere al diseño del circuito integrado CMOS dado (por ejemplo, Pdiff dentro de un Nwell) como ejemplo.
La razón principal para no usar cualquier diodo tiene que ver con cómo el diodo está aislado en la tecnología. CMOS es susceptible al bloqueo, un problema común causado por el diseño físico (diseño) o el mal uso de los productos. Usando el ejemplo de Pdiff dentro de un Nwewll, se puede ver en el dibujo de la sección transversal a continuación que Pdiff y Nwell forman un diodo aislado. Sin embargo, también forma una PNP parasitaria al sustrato. Combinado con Pwell adyacente y un Ndiff dentro de Pwell conectado a tierra (dispositivo de canal N típico), tiene un dispositivo SCR básico PNPN de 4 capas. Como en el dibujo, Pwell y Psubstrate se conectan a tierra; sin embargo, esta conexión es muy resistiva debido a la alta resistividad en estas regiones. Muy poca corriente en el sustrato puede encender el NPN. Una vez que se enciende el NPN, puede activarse otro parásito que forma más dispositivos PNPN. Es el comienzo de un cierre masivo. Esta es la razón por la cual las personas usan diodos con Nwell (pero no usan Nwell como el cátodo) con Nwell conectado a VCC.
- ¿Cuáles son los efectos de la exposición prolongada a un campo eléctrico?
- ¿A qué frecuencia de reloj necesitan los ingenieros de diseño de PCB comenzar a considerar los problemas de diseño digital de alta velocidad?
- Tengo 2 paneles solares idénticos (cada 230 vatios, 24 voltios) que están conectados en paralelo. ¿Debo colocar un diodo de bloqueo en cada uno para evitar el flujo de retorno de corriente en caso de que un panel esté sombreado?
- ¿Cuál es la ley de inducción electromagnética de Faraday?
- ¿A qué tipo de empresa debería unirme para experimentar todo el flujo de diseño de un chip como ingeniero eléctrico de nivel básico?