¿Cuál es la necesidad de Verilog-AMS? ¿Es solo para fines de simulación mixta?

Answer 1

El término ” Verificación de diseño de señal analógica y mixta ” significa verificar simultáneamente los diseños de señal analógica y mixta. Por lo tanto, el flujo de verificación tradicional, por ejemplo, la verificación analógica independiente o la verificación digital independiente no es suficiente para verificar los CI de señal mixta en los que los bloques analógicos y digitales se distribuyen por todo el chip.

El código estándar de Verilog no puede imitar el comportamiento eléctrico de un bloque analógico. Por lo tanto, el requisito es encontrar una solución que integre la interacción tanto analógica como digital de una manera estrechamente acoplada.

Verilog-A puede imitar los comportamientos del circuito con precisión eléctrica y utiliza solucionador analógico. Por lo tanto, lleva más tiempo simular con el modelo de comportamiento basado en Verilog-A.

Por lo tanto, la necesidad es tener un dominio continuo con solucionador digital para acelerar el tiempo de simulación y que también pueda imitar comportamientos analógicos. Verilog-AMS entró en escena en la verificación de AMS.

Verilog-AMS es un súper conjunto de Verilog y Verilog-A como se muestra en la Figura 1.

“wreal”: se ha introducido un nuevo tipo de datos en Verilog-AMS. el modelado basado en wreal utiliza un solucionador digital y, por lo tanto, la simulación se acelera. También minimiza los problemas de convergencia e imita el comportamiento analógico. Por lo tanto, es continuo en valor y discreto en el tiempo.

Verilog-AMS permite a los diseñadores de sistemas de señales analógicas y mixtas y circuitos integrados crear y usar módulos que encapsulan descripciones de comportamiento de alto nivel, así como descripciones estructurales de sistemas y componentes. El comportamiento de cada módulo se puede describir matemáticamente en términos de sus puertos y parámetros externos aplicados al módulo. La estructura de cada componente se puede describir en términos de subcomponentes interconectados. Estas descripciones se pueden usar en muchas disciplinas, como la eléctrica, mecánica, dinámica de fluidos y termodinámica. Para sistemas continuos, Verilog-AMS
se define para ser aplicable a la descripción de sistemas eléctricos y no eléctricos. Admite descripciones conservadoras y de flujo de señal mediante el uso de los conceptos de redes, nodos, ramas y puertos como terminología para estas descripciones. Las soluciones de los comportamientos analógicos que obedecen las leyes de conservación caen dentro de la forma generalizada de las leyes de potencial y flujo de Kirchhoff (KPL y KFL). Ambos se definen en términos de las cantidades (por ejemplo, voltaje y corriente) asociadas con los comportamientos analógicos.

Algunas características básicas de Verilog-AMS:

• Las señales de los tipos analógico y digital se pueden declarar en el mismo módulo
• Aumento de la verificación del rendimiento analógico en el nivel superior del diseño.
• Reducción significativa del tiempo de simulación de nivel superior.
• Crear un entorno apropiado para el diseño de arquitectura de chips.

El requisito básico para la simulación del código Verilog-ams es tener un archivo de código Verilog-ams con la extensión de archivo de .vams y un banco de pruebas también con la extensión de .vams

¿Por qué Verilog-AMS?

• Implementación más rápida en comparación con C (o FORTRAN)
• Soporte de simuladores múltiples:
• Dispositivo analógico : Adice, …
• Motorola / Freescale : Mica, …
• Cadencia : espectro, Ultrasim, …
• Mentor Graphics : Eldo, …
• Sinopsis : Nanosim, HSIM, …
• Agilent : ADS e ICCap, …
• Silvaco : SmartSpice y UTMOST, …

¿Cómo puedo convertir la señal eléctrica en señal real?

El siguiente ejemplo describe un módulo de conversión eléctrico a real controlado por eventos donde la función absdelta () se utiliza para determinar cuándo la señal de entrada eléctrica se convierte en una señal de salida real.

Conclusión:
Verilog-AMS tiene el potencial de acortar los ciclos de diseño y aumentar el éxito de más circuitos integrados de señal mixta.

Answer 2

Verilog-AMS intenta proporcionar un formato de descripción común / portátil para diseños desde componentes básicos en adelante, con modelado de tiempo continuo y discreto. Está destinado a reemplazar las listas de redes SPICE de las cuales hay múltiples sabores no estándar. Los simuladores SPICE generalmente tienen modelos incorporados (propietarios); El Comité de Modelado Compacto (CMC) ahora lanza sus modelos como Verilog-A (MS) para que las descripciones de diseño puedan ser totalmente portátiles.
La pieza MS está ahí para permitir mezclar modelos digitales (discretos) con modelos analógicos (tiempo continuo). El concepto de diseño original era que una vieja descripción de Verilog (RTL / gtes) podía ser anotada de nuevo con parásitos analógicos y cableado para obtener mejores resultados de simulación (SPEF vs SDF), pero más rápido que hacer una simulación SPICE completa. A pesar de la intención de usarlo para la verificación digital (por ejemplo, administración de energía y DVFS), algunas piezas clave no se implementaron y no se han puesto al día.
Verilog-AMS es un superconjunto de SPICE y Verilog, excluyendo las directivas específicas del simulador que se encuentran en los “mazos” de SPICE (se remonta a tarjetas perforadas). No hay pérdida de precisión al usar Verilog-A (vs SPICE).

Answer 3

Hasta ahora, sí, se usa principalmente para la verificación del diseño, sin embargo, las personas también usan para construir bloques a nivel bruto, como por ejemplo modelar solo GB y descuidar los sesgos, suministros, cargas, etc. para un amplificador operacional y luego, si cumplimos con las especificaciones del sistema, procedemos a hacer el diseños de nivel de transistor. Este es un enfoque de arriba hacia abajo hacia el que las personas avanzan lentamente.

Solo Verilog puede usarse para codificación RTL y diseño de circuitos digitales. VerilogAMS, que es una mezcla de analógico y digital, no se puede utilizar para el diseño de circuitos, ya que el diseño analógico aún no se ha automatizado y existen dudas sobre si es posible.