Las celdas estándar no son más que inversores, memorias intermedias y compuertas AND y todas las compuertas genéricas disponibles para implementar la funcionalidad dada. En el diseño digital, la funcionalidad está codificada en lenguaje verilog y las herramientas de síntesis convierten este código verilog en netlist a nivel de puerta.
para que se implemente el bloque funcional, necesitamos el diseño de puertas genéricas utilizadas en netlist. Para tener un mejor control sobre la colocación de estas celdas estándar en el bloque, las celdas estándar se hacen con una altura estándar.
Ej: la imagen de abajo muestra 4 inversores colocados uno al lado del otro.
- ¿Alguien puede hacer un motor Stirling de 300 vatios impulsado por humanos?
- ¿Por qué tenemos varias escalas de temperatura?
- Cómo calcular la eficiencia de la turbina de vapor
- ¿Cuál es la razón detrás del uso de compresores axiales y centrífugos en un motor?
- ¿Cuál es la forma más eficiente de energía para calentar una sala de estar con techos de 20 pies de altura?
El diseño personalizado analógico es un diseño personalizado de diseños analógicos más grandes como comparadores, PLL, ADC, DAC, etc. Estos bloques analógicos también utilizan celdas estándar como unidades básicas. pero toda la conectividad y ubicación de las celdas la realiza el diseñador de diseño.
Diseño analógico:
Las celdas estándar se utilizan ampliamente en el diseño ASIC, FPGA y CPLD. Los diseños personalizados analógicos se utilizan en diseños ASIC basados en la funcionalidad de SOC. algunos diseños tendrán bloques analógicos como un CI separado y algunos IC tendrán bloques analógicos integrados.